

实验三 时序电路设计实验报告

姓名：张三

学号：1234567890

班级：1234

手机：13800000000

注：黑色字体内容不能改动，蓝色字体内容（为示例或说明）需删除和修改。

1. 实验题目

某自动售货机出售四元一瓶的饮料，..... (根据各自题目填写)。

2. 电路设计

a) 规范化

该部分阐述电路的输入输出，以及电路的时序行为。

b) 形式化

该部分用状态机来对电路行为进行建模。

c) 状态分配

该部分对状态分配二进制码。

3. 电路实现

该部分通过 Verilog 语言基于状态机对电路进行实现。关于 Verilog 实现状态机，参见书上的例子 4-15。需要给出 Verilog 代码和注释。

4. 电路验证

a) TestBench

该部分通过编写 Verilog TestBench，来对实现的电路模块进行功能验证。时序电路的 TestBench 中需要时钟信号。需要给出 Verilog 代码和相关注释。

b) 仿真结果

该部分通过 Vivado 仿真。需要给出仿真得到的 Wave，并进行验证解释。

5. 实验心得

该部分阐述实验的一些心得，如实验体会、遇到的问题以及解决办法。